home *** CD-ROM | disk | FTP | other *** search
/ LG Super CD / LG Super CD.iso / pbd.exe / data1.cab / RSS_Configuration_Files / bdm1.cfg < prev    next >
Encoding:
Text File  |  2003-05-02  |  2.5 KB  |  90 lines
  1. CS1EEPROM
  2. Change FFA16 00
  3. Change FFA14 02
  4. Change FFA12 00
  5. Change FFA4C FE03
  6. Change FFA4E 5830
  7. Change FFA44 0008
  8. End
  9.  
  10. CS3EEPROM
  11. Change FFA16 00
  12. Change FFA14 02
  13. Change FFA12 00
  14. Change FFA4C 0000
  15. Change FFA4E 0000
  16. Change FFA58 FE03
  17. Change FFA5A 5830
  18. Change FFA44 0200
  19. End
  20.  
  21. ***************************************************************
  22. * Galaxy MS 1Meg                                              *
  23. H15UAH6RR7AN                                                  *
  24. * Galaxy MS 1Meg Test                                         *
  25. N1788A                                                        *
  26. * Galaxy MS 1Meg (B)                                          *
  27. H15UAH6RR7BN                                                  *
  28. * Galaxy MS 1Meg Test  (B)                                    *
  29. N1788B                                                        *
  30. * Galaxy (Gray)                                               *
  31. H15UAH6RR5AN                                                  *
  32. ***************************************************************
  33. * Disable Watchdog
  34. Change FFA20 0000
  35. * Set proper voltage to PWMB HC16 I/O
  36. Change FF924 0101
  37. * Clock Synthesizer is designned for 14.680.064 MHz
  38. Change FFA04 3F00
  39.  
  40. * CSBOOT -- FLASH base address at 0x000000
  41. Change FFA48 0006
  42. * CSBOOT OPTION -- One wait state
  43. Change FFA4A 7870
  44. * CS3 -- EEPROM base address at 0xE0000
  45. Change FFA58 FE03
  46. * CS3 OPTION -- Two wait states
  47. * Change FFA5A 58B0 for Breadboard
  48. Change FFA5A 58F0
  49. * CS0 RAM base address (MSB) at 0xC0000
  50. Change FFA4C FC03
  51. * CS0 OPTION -- No wait states
  52. Change FFA4E 5830
  53. * CS1 LCD base address (MSB) at 0xA0800
  54. Change FFA50 FA00
  55. * CS1 OPTION -- No wait states
  56. Change FFA52 58F0
  57. * CS10 16 bit flash chip select
  58. Change FFA74 F805
  59. Change FFA76 78B0
  60. * CS5 (DSP ROM) BASE IS STARTED FROM D0000H
  61. *Change FFA60 FD00
  62. *Change FFA62 3830
  63. * CS Pin Assignment Registers
  64. * CSBOOT = 16 bit CS, FLASH
  65. * CS0 = 8 bit CS, RAM
  66. * CS1 = 8 bit CS, LCD
  67. * CS2 = 8 bit CS, HOST_ENABLE (DSP)
  68. * CS3 = 8 bit CS, EEPROM
  69. Change FFA44 32AB
  70. Change FFA46 0303
  71. * Enable byte aligned access
  72. Change FFA16 0000
  73. Change FFA14 0006
  74. Change FFA12 0000
  75. *Internal RAM Base Address
  76. Change FFB04 00FF
  77. * Enable Internal RAM
  78. Change FFB00 0200
  79. Change FF906 3020
  80. Change FF924 F0E2
  81. * Setting IRQs unused lines are set to GPIO output
  82. * IRQ1 = OPT_SEL_1
  83. * IRQ2 = OPT_SEL_2
  84. * IRQ4 = ON_OFF_SENSE
  85. * IRQ5 HOST_REQ (DSP)
  86. Change FFA1E 0000
  87. Change FFA1C 00C8
  88. * OC3 Set SOFT_TURN_OFF bit
  89. Change FFA40 F0F0
  90. END